一般来说，半导体制程的命名逻辑是制程越低就越先进，但就因为这个先入为主的刻板印象，让有些芯片厂喜欢在制程的命名上大做文章。Intel对此提出了自己的观点，表示在导入FinFET之后，靠晶体管密度来命名更能反映真实情况。
大家常常拿Intel的制程开玩笑，说如果你想得知今年是公元几年的话，千万别问现在Intel的制程是多少，因为答案一定是14nm。不过随着代号为Tiger Lake的第11代Core处理器推出，Intel也正式进入10nm时代。
为了要让大家更了解制程推进背后的含义，Intel在台湾架构日活动中，邀请新竹办公室总经理谢承儒为大家解说Intel制程的命名逻辑。
在以往制程的命名方式是依据晶体管的闸极长度（Gate Length）而定，这个数据某种程度能代表晶体管的实际尺寸。当晶体管尺寸越小代表越省电，也可以在单位面积中塞入更多晶体管，让芯片达到更高运算性能，但闸极长度缩小也代表更难控制电流的流动。
为了在固定的尺寸中增加闸极长度，加州大学伯克利分校胡正明教授于1998提出FinFET（鳍式场效晶体管）技术，通过立体结构的闸极在有限尺寸中延长闸极长度，Intel也于2011年完成商用实例。其概念可以参考下图。
然而FinFET的闸极长度与晶体管的实际尺寸脱勾，导致使用传统命名方式已经不能适切反映晶体管特性。
谢承儒在台湾架构日活动说明Intel制程的命名逻辑。
过去制程是以晶体管闸极长度命名，但随着制程精进，这种命名方式已经无法反映晶体管特性。
图中左方为传统晶体管，中央为FinFET晶体管（闸极具有1组鳍片），右方为Intel新推出的Super FinFET晶体管（闸极具有多组鳍片）。
将图片放大来看，可以看到传统晶体管与FinFET晶体管中央的黄线部分即为闸极长度。在相同晶体管尺寸下FinFET晶体管立体结构让闸极与源极可以有3个接触面，而能延长长度。
由于原本制程的命名方式参考闸极长度，当闸极长度越小，代表着同样面积的芯片可以装入更多晶体管，于是Intel就决定FinFET结构的芯片中，以晶体管密度作为制程命名方式的依据。
假设前代芯片在长、宽各为1单位的尺寸中容纳固定数量的晶体管，那么在下代芯片中，在长、宽各为0.7单位尺寸（面积约为一半）装入等量晶体管，就代表着晶体管密度增长2倍。
有趣的是，这种命名方式也呼应了Intel共同创办人Gordon Moore所提出的摩尔定律（芯片上的晶体管数目每隔2年会增加1倍）。
从下方表格中可以看出，以90nm制程节点来看，下一代制程就是65nm（90 x 0.7 = 63，取近似的65），再下一代则为45 nm（65 x 0.7 = 45.5，以下依此类推），而各代间的晶体管密度增长幅度也与2倍接近，可以说发展趋势与摩尔定律相当接近。
回顾Intel在2019年就正式推出10nm制程产品，Tiger Lake处理器则是将FinFET结构推升为Super FinFET，再次强化芯片的电气特性，官方表示能够在“不推进制程节点”的情况下带来20%性能提升。而未来Intel也会导入Nanoribbon结构进一步增加闸极长度，以缩小晶体管尺寸并增加密度。
Gordon Moore于1965年提出摩尔定律，至今仍准确预估芯片上的晶体管数目每隔2年会增加1倍的发展趋势。
从Intel对于制程的命名方式来看，可以看出以晶体管密度增长1倍为进入下1个节点的依据，而下1个节点名称的数值则为原本节点的0.7倍。（笔者注：14nm推进到10nm的年份好像不止2年。）
Intel在2019年就推出10nm FinFET芯片，2020年虽然没有推进制程节点，但导入Super FinFET结构强化性能表现约20%。
虽然许多其他芯片厂有着“名称更加响亮”的制程命名方式，但Intel仍可保持晶体管密度的优势。
Nanoribbon结构让闸极的4面都能接触源极，能够强化电气特性，有助于缩小晶体管尺寸。
Intel在台湾架构日的新闻稿指出，公司的发展策略仍围绕摩尔定律，面对“微缩制程逐渐面临到物理极限挑战，摩尔定律是否不再适用？”这类市场疑问，Intel表示将持续深耕先进制程开发，并导入更多不同尖端技术，致力于家用、商用、高性能计算等不同市场推出最适合的产品，以实际行动破除市场疑虑。
由于台湾架构日的时间恰好是NVIDIA宣布收购Arm的隔天，因此大家都对AI运算、超级计算机等业界重新洗牌的状况感到好奇。笔者也对此提出疑问，虽然Intel一直在处理器（CPU）领域保持领导地位，但在绘图处理器（GPU）领域却始终走得跌跌撞撞，而NVIDIA原本就有着绘图处理器技术领先，因此在AI运算方面有着极大优势，现在联合Arm之后，Intel该如何突破对手“打群架”的包围。
Intel台湾分公司发言人郑智成对此回应，以他在Intel工作20余年的经验来看，Intel在过确实在绘图处理器部分落后对手许多，但这次推出的Xe绘图处理器则是“玩真的”，而且已经可以在Tiger Lake中看到Xe LP实际应用，至于更高端的Xe HP，则可通过EMIB封装技术将多组运算单元（Tile）核心集成于单一封装中，提升AI运算等场景性能表现。
此外Intel也提出下列“6大创新支柱”
1. 制程与封装（如Super FinFET、Nanoribbon、EMIB）
2. 各类处理器（XPU）架构（如CPU、GPU、FPGA）
3. 内存（如Rambo Cache、Optane、3D XPoint）
4. 互联架构（如Compute Express Link）
5. 安全性（如Intel Control–Flow Enforcement Technology）
6. 软件（如oneAPI）
提供完整的硬件、软件环境与生态系统统，持续满足市场上各类运算的需求，以维持自身的竞争力。
郑智成充满信心地表示Intel的Xe绘图处理器将会在高性能计算市场中抢占一席之地，目前已经获得美国能源部阿贡国家实验室（Argonne National Laboratory）的订单，将于2021年末开始交付产品。
Intel的6大创新支柱包括制程与封装、各类处理器（XPU）架构、内存、互联架构、安全性、软件。
Xe绘图处理器可细分为多种不同等级。
其中负责高性能计算的Xe HP将可通过EMIB于单一封装中集成多组运算单元，提供更强大的运算性能。
EMIB可以于将多种芯片集成于单一封装，提高芯片设计的弹性。
对于NVIDIA收购Arm这场大戏，Intel看来早有准备，并具有十足正面迎战的信心，后续发展值得大家关注。