不只合作3纳米制程,台积电与新思携手进军先进封装设计

EDA大厂新思Synopsys于14日宣布,台积电将采用包含其编译器的先进封装解决方案,提供通过验证的设计流程,可用于芯片芯片封装(CoWoS)以及集成扇出型封装(InFO)等先进设计。

新思表示,因应AI及5G的兴起,为了更好的服务采用多芯片解决方案的客户,所以与台积电携手来面对IC设计的挑战,通过在单一的完整平台上提供原生实现硅中介层和扇出型布局、物理验证、协同模拟和分析功能,让客户得以因应更加复杂的架构和封装要求,并缩短周转时间,提高生产力。

新思多年来一直都与台积电保持良好的合作,摸索及开拓半导体的先进制程,其定制化设计平台已通过台积电3纳米的技术认证,从合成、布局绕线、时序分析及物理签核等完整流程,皆能符合台积电制程表准,能客户带来有效优化功耗、性能与面积的可实现设计解决方案,以加速新一代半导体产品的开发。

简单来讲,两家合作的成果就是要让设计人员能够充分利用先进的EUV制程来生产更具性能的下一代半导体产品,不仅如此还提供更大差异化产品设计平台,支持创新研发并减少为适应新设计规则和其他先进制程要求所投入的人力及成本,更快速地将产品推向市场。

(首图来源:Synopsys Facebook)

发表评论