台湾在半导体供应链占重要地位，不少相关从业人员对EDA工具相当熟悉，但面临新技术的进展，如AI、5G的挑战，EDA工具也得与时俱进，才能发展客户需要的方案。Mentor在台湾半导体重镇新竹举行年度大会，Mentor IC EDA部门执行副总裁Joseph Sawicki表示，因应现在越来越多人要来设计芯片的需求，Mentor的工具将从传统C、C++、RTL语言之后，也将会支持Python。
Sawicki在面对媒体询问时，表示这一时代很多不是传统芯片工程师出身的人，如AI工程师，有设计ASIC芯片的需求，但不会用C、C++、RTL等传统语言，Mentor的EDA工具将会陆续支持Python，满足新的一批芯片设计师需求。
Mentor是三大EDA工具之一，相比竞争对手具备完整的SOC/IC/FPGA/PCV/SI设计工具与解决方案。Sawicki在大会演讲时段表示，2017年西门子并购Mentor，带来充足的财务后援，而在渠道上也扩展Mentor的视角和触角。Sawicki说西门子很认真做digital twin，在真的制造原型，如芯片，或是造车子前，就在仿真时就预测运算的效率，加上Mentor旗下EDA工具更加强西门子优势。
除了因为AI造就不少edge端芯片需求，EDA本身也有运用机器学习，辅助工程师避开错误。 (Source：科技新报)
未来5G驱动数据的增长，无处不在的传感器也将累积大量数据，在不是所有数据适合传上云计算处理，造就edge设备本地运算的需求，加大各式各样SoC芯片的增长，要满足用户挑剔的体验，可不能花太多时间传输与运输。
Mentor的软件平台上面，也充分运用机器学习，Mentor Catapult HLS组件，提供四种AI/Vision设计工具，其中包括FPGA展示器、CPU子系统、HW/SW接口等，可轻松构建低功耗的AI/ML加速器。其中Nvidia的Tegra X1制程，受到Catapult HLS协助，增进50%的生产力，节省80%的验证成本。
Nvidia运用Mentor Catapult HLS工具协助Tegra X1制程，增进50%的生产力，节省80%的验证成本。 (Source：科技新报)
Mentor年度大会请来台湾企业分享经验，台积电与微软的专家分享微软则是展示用Azure云计算平台，运用Calibre nmDRC的添加功能、缩短DRC收敛时间，加快产品上市的速度。今年初Mentor以Calibre nmPlatform和Analog FastSPICE（AFS）Platform中的多项工具，成功支持台积电创新的系统集成单芯片（TSMC-SoIC）多芯片3D堆栈技术，完成台积电首颗3D芯片的封装作业。流程中，台积电也通过Mentor Xpedition Substrate Integrator（XSI）软件进行设计规划和网表管理、Calibre 3DSTACK工具进行实体验证，以及Caliber xACT解决方案进行晶粒间的寄生电容萃取。Azure与Mentor配合，能够解决芯片设计时临时需要比较多的计算资源，利用云计算弹性特性加计算资源，即时满足所需要的资源。
群联电子董事长潘健成提及芯片设计公司在新时代的挑战。 (Source：科技新报)
群联电子董事长潘健成则说这年代IC设计比起以往更不容易做，最后必须做平台或整体方案，才能有一定营收。而联发科技计算与人工智能技术群处长张家源则分享，采用Helio P90芯片进行3D的即时姿势识别，怎么靠edge本地端的计算资源，移植一般要靠云计算才能搞定的运算需求，最终取得即时的信息，满足AR/VR的运用。
(首图来源：Mentor)