芯片代工大厂联电携手硅知识产权厂商益华计算机 (Cadence Design Systems, Inc.) 于30日宣布，双方合作经认证的毫米波参考流程，成功协助亚洲射频IP设计的领导厂商聚睿电子 (Gear
Radio Electronics) 在联电28HPC+ 制程技术，以及Cadence射频 (RF) 解决方案的架构下，
完成低噪音放大器 (LNA) IC一次完成晶体硅设计 (first-pass silicon success) 的成果。
联电指出，旗下经验证的28HPC+ 解决方案非常适合生产应用于高速毫米波设备的芯片，并支持高达110GHz的电路设计应用。例如聚睿电子的低噪音放大器设计，可提供精确的硅制程模型。Cadence Virtuoso RF解决方案结合了多个电磁EM) 求解器，使聚睿电子能够获得精确的硅制程结果。更具体地说，聚睿电子使用了业界黄金标准的电磁模拟器—Cadence EMX Planar 3D Solver电磁模拟工具，为CMOS设计创建精准电磁模型，大幅度减少了从电路布局设计到布局后模拟验证所需的设计周期。
相较以往的设计流程，聚睿电子更快地实现了一次完成晶体硅设计并拥有精确的硅制程设计成果。当聚睿电子将模拟结果与其60GHz低噪音放大器的硅制程测量值进行比较时，发现其正向穿透系数 (S21，即正向增益) 在峰值频率、峰值和噪声指数 (NF) 等指标误差皆仅落在中段个位数百分比范围内。
联电表示，经认证的毫米波参考流程通过Cadence工具提供多种功能，包括通过Virtuoso Schematic Editor (电路图编辑器)、Virtuoso ADE Explorer及Assembler、Spectre X模拟器、Spectre AMS Designer和Spectre RF进行设计输入和模拟、还有借由Virtuoso Layout Suite和Pegasus验证系统 (PVS) 进行布局、另外通过Quantus萃取解决方案针对晶体管层级的互联，进行寄生参数萃取、以及借由EMX 3D Planar Solver电磁模拟工具进行包含被动射频结构在内的跨晶体管互联电磁分析等。
(首图来源：科技新报摄)