电子设计企业益华计算机（Cadence）今日宣布，其Cadence数字与定制/模拟设计流程通过台积电N4P与N3E制程认证，支持最新的设计规则手册（DRM）与FINFLEX技术；双方共同客户已经开始使用最新的台积电制程技术和经过认证的Cadence流程来实现更佳的功率、性能和面积（PPA）目标，加快产品上市速度。
益华表示，最新的数字全流程支持台积电N4P和N3E制程技术的几个关键功能，包括从合成到签核工程变更（ECO）的原生混合高度单元行优化，以实现最佳的PPA；基于标准存储格行的放置；实现结果与签核密切相关，以实现更快的设计收敛；通过pillar支持增强，以获得更好的设计性能等。
而在定制/模拟流程认证方面同样也获得台积电最新N4P和N3E制程技术认证，这些工具包括Virtuoso电路图编辑器、Virtuoso ADE产品套装和Virtuoso布局套装，以及Spectre模拟平台等。
益华强调，双方共同客户可采用已获认证的增强型N4P和N3E流程制程设计组件进行设计，而针对N4P和N3E PDK进行优化的流程，将为工程师提供了简易的模拟迁移、最佳PPA和更快的上市时间；未来会持续与台积电联手加速下时代移动设备、车用、人工智能和超大规模运算设计创新。
台积电设计基础设施管理业务部负责人Dan Kochpatcharin则表示，通过与Cadence密切合作，确保客户可以放心使用最先进的N4P和N3E技术以及经过认证的Cadence数字和定制/模拟流程，满足严格的功率和性能要求，并迅速将他们下一代硅创新推向市场。
（首图来源：The original uploader was King4057 at English Wikipedia.,CC BY-SA 3.0, via Wikimedia Commons）