与台积电竞争之路，三星大绝尽出。除了3纳米导入全新GAAFET全环绕栅极晶体管架构，已成功量产，照三星半导体蓝图分析，2025年大规模量产2纳米，更先进1.4纳米预定2027年量产。
韩国媒体The Elec报道，三星计划使用背面供电网络 (BSPDN) 技术用于2纳米芯片。研究员Park Byung-jae在日前举行的三星技术论坛SEDEX 2022介绍BSPDN细节。从过去高K金属栅极技术到FinFET，接着迈向MBCFET，再到BSPDN，FinFET仍是半导体制程最主流技术，之前称为3D晶体管，是10纳米等级制程关键，三星已转向发展下一代GAAFET。
三星未来借小芯片设计架构，不再单个芯片应用同节点制程技术，可连接不同代工厂、不同节点制程各种芯片模块，也称为3D-SOC。BSPDN可解释成小芯片设计演变，原本将逻辑电路和内存模块集成的现有方案，改成正面具备逻辑运算功能，背面供电或信号传递。
BSPDN并不是首次出现，概念于2019年IMEC研讨会就出现过，到2021年IEDM论文又再次引用。2纳米制程应用BSPDN后，经后端集成设计和逻辑优化，可解决FSPDN的前端布线拥塞问题，性能提高44%，功率效率提高30%。
(首图来源：三星)