为加快和简化基于2.5D和3D架构的新一代集成电路（IC）关键可测试性设计（DFT），西门子数字化工业软件宣布推出Tessent Multi-die软件解决方案，将测试时间缩短4倍，以简化复杂多晶粒设计的DFT周期，促进3D IC成为主流应用。
随着市场对于更小巧、更节能和更高性能的IC需求日益提升，IC设计界也面临着严苛挑战。下一代组件正倾向于采用复杂的2.5D和3D架构，以垂直（3D IC）或并排（2.5D）方式连接多个晶粒，使其能够作为单一组件运行。但是，这种做法为芯片测试带来巨大的挑战，因为大部分传统的测试方法都是基于常规的2D流程。
为了解决这些挑战，西门子发布全面DFT自动化解决方案Tessent Multi-die，可应用于与2.5D及3D IC设计相关复杂度DFT任务。这款全新解决方案能够与西门子Tessent TestKompress Streaming Scan Network软件和Tessent IJTAG软件搭配使用，以优化每个区块的DFT测试资源，而无需担心对于其他设计造成影响，进而简化了2.5D及3D IC的DFT任务。
不仅如此，除支持2.5D及3D IC设计的全面测试之外，该解决方案还可以产生die-to-die间的连接测试矢量，并使用边界扫描描述语言（BSDL）执行封装层级测试；同时还能利用西门子Tessent TestKompress Streaming Scan Network软件的封包资料传送能力，支持弹性平行端口（FPP）技术的集成。
西门子数字化工业软件副总裁兼Tessent业务单位总经理Ankur Gupta表示，在2.5D和3D组件中采用高密度封装晶粒的设计需求正快速增长，IC设计公司也面临着急剧加增的IC测试复杂难度。通过最新的Tessent Multi-die解决方案，能大幅减少DFT工作量，降低当前制造测试成本。
（首图来源：pxiabay）