新思科技近日宣布，扩大与台积电的策略技术合作以实现更好的系统集成，新思的3DIC Compiler能无缝取得台积电TSMC 3DFabric技术，以应对高性能计算（high-performance computing，HPC）应用所要求的性能、功耗和面积目标。
双方此次合作结合台积电的技术提升与3DIC Compiler的融合架构（converged architecture）、先进的设计中（in-design）分析和签核工具，能提供所需的性能、功耗和晶体管体积（transistor-volume）密度；以提供全面性的3D系统集成功能，能将数千亿个晶体管聚合在单一封装中。
据悉，3DIC Compiler平台可用于实现高效率的2.5/3D多芯片设计和全系统集成，且创建在“新思融合设计平台（Synopsys Fusion Design Platform）”单数据模型基础架构上。结合变革性的多芯片设计能力，并利用新思的实例和签核技术，在单一集成的3DIC单座舱（cockpit）中，提供从探索到签核的完整平台。该超融合解决方案包括2D和3D的可视化、跨阶层探索和规划、设计与实例、测试设计以及全系统验证和签核分析。
通过3DIC Compiler平台，客户能有效率地取得以台积电3DFabric为基础的设计方法，进而大幅提升高容量的3D系统设计。这些方法在系统集成单芯片(System-on-Integrated-Chips，TSMC-SoIC)技术中支持3D芯片堆栈（chip-stacking），并在集成扇出型（Integrated Fan-Out，InFO）和基板上芯片上芯片（Chip-on-Wafer-on-Substrate，CoWoS）封装技术中提供2.5/3D先进封装的支持。
台积电设计构建管理处副总经理Suk Lee表示，此次合作结合了新思3DIC Compiler平台与台积电的芯片堆栈和先进的封装技术，这将协助客户满足功耗和性能的设计要求，并成功设计出用于HPC应用的先进SoC。
（首图来源：shutterstock）