为了协助台湾推进下一代5G通信、AI人工智能应用、自动驾驶与物联网等技术高地，推动高性能计算、低延迟及广连接等应用需求，成功摆脱传统“毛三到四”的红海竞争经营模式，益华计算机（Cadence）提出从设计到生产的全流程设计理念，以全面拥抱设计规则导向（Rule-driven）的全流程设计集成优势，摆脱传统上设计与分析分家的先天不良，将设计与分析的流程集成为闭环（Close loop）流程，并陆续完善一系列的多物理场系统分析（Multiphysics system analysis）技术解决方案。目标在达到节省成本与缩短时间的同时，兼顾专注大批量生产的市场领先者，或是着眼长尾价值的利基市场客户，一同实现从芯片、封装、电路板模块到系统设计的创新。
进入以行动终端主导的后摩尔时代，随着设计不断推进的微缩制程，需要解决短波长曝光、绕射效应、制程工艺、基版纯度、设备精度、良率与维持等问题，但随着先进制程技术的不断突破，系统单芯片（System on Chip, SoC）单位面积下的组件愈多、密度愈高，势必进一步造成功耗、散热及电磁干扰（EMI）上的更大挑战，同时想要将更精细线路图案曝光转印，需要进行二重曝光（Double Patterning）或三重曝光（Triple Patterning）的光罩成本，再加推动N或N+1代所需用上的造价高昂极紫外线微影机（EUV），致使设计与制造失败成本，势必高得难以承受，尽管长久以来追求单位面积的缩小，但是制造成本也不断侵蚀着公司的利润，所以能够利用数字模拟解决设计中的光、电、磁、热多学科验证，将是电子设计软件（Electronic Design Automation）如何提供全流程设计平台的第一要求，也就是设计与分析的流程无缝串联。
迎战微缩制程三大挑战！Cadence打造全流程设计平台
Cadence产品技术处处长孙自君表示，当前先进微缩制程主要带来了功能完备、制程稳定与尽早上市等三大面向的压力与挑战。在功能面上，面对5G通信、智慧城市、无人驾驶、物联网（IoT）及AI等多种应用，以及数字、模拟及RF射频集成在一起的问题，在设计上到底要放哪些功能成为挑战，毕竟不是所有的功能组件都需要无条件的追求新制程，因为随着制程缩得更小，不但需要重新设计完成新的布局甚至需要买新的硅知识产权（IP），还需重新解决从电、光、热、应力、翘曲、振动与能耗等跨不同学科的问题。所以考虑新的设计必须兼具成本、跨领域Know-how与产业分工来进行取舍。在设计层面主要面临的是面积、功能及层数上平衡的挑战，然后以合适的成本之内，在最佳的时间点推出上市，因为公司最大压力莫过于若不能在市场上抢占先机，以免失去市场议价的空间。
对此，如何快速集成不同供应商的裸晶、软硬件智财（IP）之模块化设计的小芯片（Chiplet）概念，从“多功能单芯片”（Monolithic SoC）迈向“异质集成”（Heterogeneous Integration）被视为是解决先进芯片设计与制造面对上述三大挑战的最佳方案，也是后摩尔时代带动半导体增长的新动力。
异质集成的范围包括了2.5D IC/ 3D IC甚至是3D SoC，为了因应2.5D/3D或是chiplet为基础的异质集成系统设计需求，身为EDA工具大厂的Cadence已创建了从IC、封装到PCB电路板之完整自动化全流程设计规则与方法论。孙自君指出，设计规则导向Rule-driven设计会是今后Cadence全流程平台发展上的最重要方向。
更重要的是，通过结合多学科分析的设计反馈方法（Close-loop）进行全流程设计，才能解决异质集成中不同生产节点（Node, 指跨越mm, µm, nanometer这之间最高达到百万倍的互联关系）从布局、绕线、电路信号互联互通，再到过孔及穿层策略等整体连接关系与策略问题，并能通过数字模拟与数字模型设计来实现最佳的连通品质。“没有设计工具就无法完成“全流程设计”，”孙自君强调指出。“所谓全流程，必须先从设计开始，经过多学科分析，依照分析结果反馈到设计工具修正设计条件，再到最后验证（Sign-off）的整体串联，而不是分开（Divide and conquer）进行分析试误（Trial and error）。”此完整的Rule-driven全流程异质集成设计方法，借助全流程平台，该公司得以协助客户完成符合最终标准的产品设计，降低不必要的修改负荷，节省大量金钱与时间，加快上市的进程与脚步。
比传统求解器快10倍！Clarity 3D瞬态求解器适用大型设计
Cadence 2020年底新推出系统级模拟解决方案Clarity 3D瞬态求解器（Transient Solver），其他解决方案还包括去年先后推出的Clarity 3D多任务平行求解器及Celsius热求解器（Thermal Solver），通过完备的全系列解决方案，Cadence得以协助客户实现系统级的电磁干扰（EMI）求解与系统级热分析作业，并加速产品上市的进程，成为Cadence进入全球拥有70亿美金规模之系统分析市场的一大利器。
Clarity 3D瞬态求解器是基于Cadence高性能计算机基础设施及大规模平行矩阵求解器技术构建而成，通过堆栈完成客户所需的处理能力，能以比传统电磁场求解器技术快上10倍的速度解决EMI问题，同时维持测试/测量精度，进而实现真正的系统级分析。该方案不仅克服以往在电波暗室实验室中进行原型产品电磁兼容性（EMC）测试时所常见的耗时、昂贵问题，并能轻松地从所有标准芯片、电路板及IC封装平台读取设计资料，迅速精确地执行大规模模拟。
这款新型求解器能模拟迄今尚未实现或无法求解的大型设计，减少设计重现并加快上市时间，满足超大规模运算、汽车、行动、航天与国防等市场诸多复杂应用之需求。
提升台湾设计能量！积极推动产业合作与Cadence学术网络计划
Cadence与产业界长久之间有着深厚的合作关系，其中，许多系统制造大厂都在使用Cadence多物理场系统分析技术与Celsius热求解器。从系统制造OEM/ODM/CM的角度来看，良好的多物理场工具，是能验证设计并找到能同时满足信号完整性（SI）/电源完整性（PI）与热需求的解决方案。
为了促使产业界与学术界之间的技术交流，并让EDA工具进一步应用在学术研究上，Cadence近年来积极推动Cadence学术网络计划（Cadence Academic Network）。在此计划的推波助澜下，可提升台湾学研界在全流程异质集成设计上的能量与实力。
台湾长久以来在IC芯片设计、代工、封装与集成电路测试解决方案（Load board and Probe）占据市场领先地位，但除了主流的产业模式，更希望因为投入资源的简化，使得拥抱少量多样的高毛利成为可能，协助客户一举跨入更高获利率的利基市场。孙自君认为，如今当务之急莫过于全面展开从IC设计制造到封测的跨产业异质集成，Cadence是唯一可以提供从芯片设计到系统设计，完整全流程平台，可协助客户进行所有电子产品到芯片设计作业，同时解决热及电磁干扰等问题，让企业可以将最大心力与资源投注在核心竞争力上。为了推动这样的理念，Cadence将持续与创业公司合作，并加强与学校及研究单位合作，进而将产学研串联起来，共同摆脱过去低毛利竞争的产业模式，让台湾电子产业进一步做出让人刮目相看的成绩。
（图片来源：Pixabay）